1.1.4 GaN基LED的V形坑

由于外延层和衬底之间晶格常数和热膨胀系数失配度大，在异质衬底上生长的InGaN/GaN基LED中存在高密度的TD。在蓝宝石或SiC衬底上生长的LED的TDD为108～109cm-2，在Si衬底上生长的LED的TDD为109～1010cm-2。TD被认为是非辐射复合中心[39]，与传统的半导体材料不同，GaN 基 LED 的发光效率似乎对 TD不敏感，有两种机制来解释这种现象。传统理论认为，InGaN量子阱中的大多数载流子位于富铟（In-Rich）区域，并在到达缺陷之前被复合掉[40-41]。最近一种新的理论认为，这种现象主要归因于V形坑（V Pit）。由位错引起的V形坑具有6个{101}的侧壁，看上去像嵌入MQW结构中的倒六角形V形坑[42]。图1-11所示为V形坑的结构。

图1-11 V形坑的结构

注：1. N型GaN;2. InGaN/GaN SL;3. c平面QW;4． 空穴注入层；5. P型AlGaN电子阻挡层；6. P型GaN;7． 螺位错；8. V形坑产生的位置；9. V形坑的侧壁QW。

V形坑是GaN基LED的典型特征，早在1998年，关于V形坑的研究就已经开始[43-44]，但主要集中在V形坑的形成机理上。2000年，Takahashi等[45]研究了故意形成V形坑的单量子阱（Single QW,SQW）中TDD与光致发光强度之间的关系，在强激发条件下将其与正常SQW进行了比较。结果表明，故意形成V形坑增加了发光强度，降低了光致发光强度对GaN的TDD的依赖性。2005年，Hangleiter等发现TD可以通过形成V形坑进行自我屏蔽，并提出了一个物理模型来解释这种现象[46-47]。与QW的平台区域相比，V形坑的侧壁更薄且其中的In浓度低很多，这为每个位错周围提供了一定的能量势垒。因此，由位错引起的V形坑可以有效地屏蔽位错本身，并防止载流子发生非辐射复合，我们将此物理模式称为“V形坑屏蔽TD”模型。

随后，很多研究工作者研究了V形坑对InGaN/GaN MQW LED性能的影响[48-56]。在以前的工作中[57]，我们观察了在低温条件下侧壁 MQW 的电致发光（Electroluminescent,EL）。当具有非故意掺杂电子阻挡层（Unintentionally Doped Electron Blocking Layer,UID EBL）的LED在低温条件下，我们观察到一个相比主发光峰来说强度更强、半峰宽更宽的短波长 EL 峰，但在具有相同外延层结构的重掺杂电子阻挡层（Heavily Doped Electron Blocking Layer,HD EBL）样品中却无此峰。图1-12所示为具有UID EBL的样品A和具有HD EBL的样品B在典型的35 A/cm2电流密度下的EL光谱。主发光峰（P1）源自c面MQW的发光，而发射峰（P2）涉及与Mg相关的跃迁。经过仔细分析，P3峰来自V形坑侧壁MQW。P3的峰值波长比P1的峰值波长短。因此，与平台区域相比，V形坑侧壁的In浓度低很多。该结论与“V形坑屏蔽TD”模型一致，并为自我屏蔽效应的存在提供了可靠证据。

图1-12 两个样品在典型的35 A/cm2电流密度下的EL光谱

近年来，“V形坑屏蔽TD”模型被许多研究人员接受，即把具有高位错密度的InGaN基LED具有高发光效率归因于V形坑。在该模型中，V形坑的作用仅是屏蔽TD。但是，Li等[58]报道了具有高位错密度的InGaN基LED的高发光效率与V形坑对空穴注入有关。

在我们的工作中[59]，通过数值模拟建立了一个物理模型，这个模型被称为“V形坑增强空穴注入”模型。在该模型中，屏蔽位错只是V形坑对提高IQE的作用之一，而V形坑对空穴注入MQW中也起着重要作用。由于In浓度较低且半极性面的侧壁结构中的极化电荷密度较低，因此空穴通过V形坑侧壁注入MQW中比通过平台区域注入MQW中更容易，有助于减轻效率衰退（Droop）现象，从而提高LED的发光效率。因此，具有较高位错密度的InGaN/GaN QW LED的发光效率仍然可以很高。

图1-13所示为空穴注入c面QW的两种方式：一种是空穴通过平台区域注入，即空穴从P型层直接注入c面QW；另一种是空穴通过V形坑侧壁注入，沿着侧壁QW输运到c面QW。

图1-13 空穴注入c面QW的两种方式（箭头表示空穴传输的方向）

基于“V形坑增强空穴注入”模型，可以很好地理解V形坑对空穴注入的深度有重大影响[58]。该模型还用于解释实验结果，其中具有较大V形坑尺寸的LED具有更高的内量子效率，但正向电压更低[60]。该工作采用基于V形坑屏蔽位错和V 形坑增强空穴注入的数值模型进行了仔细的模拟计算。实验数据与仿真结果吻合良好，V 形坑的尺寸越大，越适合屏蔽位错和空穴注入。结果表明，当注入电流密度较小时，V形坑的主要作用是屏蔽位错，但它对正向电压没有影响。然而，在正常工作电流密度下，V形坑的主要功能是增强空穴注入，它会降低正向电压。因此，具有更大V形坑的LED具有更高的量子效率，但LED的正向电压更低，这主要是由于通过较大的V形坑注入了更多的空穴。

此外，我们还通过实验证明，在低温条件下，V形坑可作为空穴注入c面MQW的路径[61]。c面MQW发光峰的异常加宽和蓝移可以证明这一点，当流经V形坑的空穴比例增加时，就会发生这种现象。

V形坑除了屏蔽位错之外还可以促进空穴的注入来提高LED的IQE。根据“V形坑增强空穴注入”模型，V 形坑的密度和大小与空穴注入密切相关，进而影响LED的IQE。因此，研究V形坑的密度和大小对改善LED性能非常重要。文献[62]对两个系列进行了模拟和计算。一个系列是针对固定尺寸的不同密度的V形坑（系列A），另一个系列是针对具有固定密度而尺寸不同的V形坑（系列B）。计算得出的IQE曲线表明，随着V形坑的密度和尺寸的增加，IQE先增大后降低。计算结果与报告论文的实验结果吻合良好[63-64]。这两个系列的 IQE 变化趋势基本相似，这暗示着 V 形坑的密度和大小对 IQE 的影响同样重要。在电流密度为35 A/cm2的情况下，根据计算结果，IQE与V形坑面积占比（V形坑的面积与最后一个QW的面积的比值）的关系如图1-14所示。在这两个系列的计算中，V形坑面积占比及其密度对IQE的影响几乎相同，这表明V形坑面积占比及密度是影响IQE的关键因素。计算结果表明，在电流密度为35 A/cm2时，使IQE最高的V形坑面积占比的最佳值约为50%。因为V形坑是由位错引起的，且V形坑密度存在最佳值，所以位错密度也存在最优值，这与传统的观点相反，这是具有高位错密度的InGaN基LED仍然具有高发光效率的主要原因，特别是对在Si衬底上生长的LED而言。应当注意，以上结果是从基于两个假设的模型中获得的，两个假设中一个是V形坑均匀分布，另一个是所有V形坑的尺寸都相同。但是实际上，在LED器件结构中要实现这两个假设是非常困难的。因此，在实际器件中，V形坑对空穴注入的增强作用会减弱，从而导致实际的 V 形坑面积占比最佳数据远小于理论值（50%）。但是，模拟结果为我们指出了提高GaN基LED性能的未来发展方向之一：在器件中获得相同尺寸且均匀分布的V形坑。

图1-14 IQE与V形坑面积占比的关系（J=35 A/cm2）

综上所述，V 形坑除了能屏蔽位错，还可以促进空穴的注入，进而提高 LED的IQE。目前，许多研究都集中在V形坑对位错的屏蔽作用，而V形坑对空穴注入的作用只是最近才开始受到关注。这对器件性能至关重要，值得深入研究。