4.5.1 顶层模块的Verilog HDL实现