3.1 电子系统级设计与工具

SoC的设计趋势正从RTL向电子系统级（ESL，Electronic System Level）转移。ESL可以帮助设计者从更高层次进行电路设计。此类工具具有很多优势，它能协助工程师进行系统级设计、结构定义、算法开发、软硬件划分和协同设计、建立虚拟原型机，以及验证不同架构方案的可行性等。

ESL的设计分3步。首先是功能设计，在这一步需要建立并且验证所开发产品的功能模型，通常需要定义各个部分的功能、输入/输出端口，各部分之间如何通信，以及数据控制流等。其次是基于应用的结构设计，此时需要描述整个系统平台，将功能模型映射到平台上，并进行验证，找到最理想的情况。这一步的目标是根据产品成本和性能的约束及具体应用，定义正确的系统结构，譬如要用多少处理器，每个处理器的性能是否符合指标，以及软硬件各执行什么功能等。最后是基于平台的结构设计，这一步需要对平台进行低层次的描述，建立合理的硬件结构。此时目标是建立硬件平台的虚拟原型机，包括确定处理器的种类，用多少存储器，总线和缓存如何工作，功耗如何优化等。

目前的ESL工具通常采用工业标准语言进行建模，如C/C++、System C、SystemVerilog等，常用的软硬件协同设计验证工具有Mentor公司的Seamless和Carbon Design Systems公司的SoC Designer。Mentor的Catapult可实现C++到RTL级的综合。