![Cadence Concept-HDL&Allegro原理图与电路板设计](https://wfqqreader-1252317822.image.myqcloud.com/cover/863/653863/b_653863.jpg)
第5章 设计规则的预设置
5.1 电气规则设置
1.进入约束管理器
约束管理器有下列特性:
➢提供工作表为基础的用户接口,允许快速地提取、修改、删除约束;
➢支持语法检查;
➢支持约束继承,高层的约束可以被继承,低层的约束可以覆盖高层约束,可以定义电子约束集;
➢创建约束报告。
(1)重新开启原理图编辑器。
(2)在原理图编辑器中,选择Tools→Constraints→Edit命令,如图5-1-1所示。
(3)弹出提示信息窗口,单击OK按钮,单击Yes按钮扩展设计。
(4)在约束管理器窗口,选择Tools→Precision命令。
(5)设置#decimal places为1并单击OK按钮,如图5-1-2所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0071-01.jpg?sign=1739296928-kDqGutVfS8TKH5lDs86kzcSpwJ89YI9T-0-990deb9b5e4ea9ae7388e07ba4b57176)
图5-1-1 菜单栏
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0071-02.jpg?sign=1739296928-UgBAPAxvXxZ6yDmWau16ABHYtGZeKpwB-0-c0775270b16483ba60e821ac75ce88e7)
图5-1-2 设置#decimal places值
(6)单击Electrical窗口,该窗口包含两个文件夹分支:Electrical Constraint Set和Net,如图5-1-3所示。
➢在Electrical Constraint Set 文件夹中定义通用的规则,创建通用的对象分组(比如匹配群组和引脚对),然后再将这些约束ECSet指定给相应的对象。
➢在Net 文件夹中可以创建针对指定网络的对象分组,也可以创建基于网络相关属性的ECSet。
➢在Electrical Constraint Set文件夹下有4个工作列表:Signal Integrity、Timing、Routing和All Constraints。每个工作列表下面是一个或多个工作表。工作列表和工作表相关联,共同构成规则模式。
(7)展开Electrical Constraint Set文件夹,在Routing上双击,并单击Wiring工作表,如图5-1-4所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0072-01.jpg?sign=1739296928-UPqY1ThWHfmzgrxkYbKoX4r6rlgBfitP-0-f79442b5955e72cd6eca586257636166)
图5-1-3 约束管理器
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0072-02.jpg?sign=1739296928-OUWmpVAeczT4x7IlFVKE2LxhLMGGZI5h-0-5557f27780acca12fb2b2905a0f6c728)
图5-1-4 单击Wiring工作表
(8)在Routing下单击其他工作表并查看每个工作表右面窗口的属性。单击Wiring表展开窗口查看所有布线规则。
2.新规则设置的命名
(1)选择Electrical Constraint Set→Routing→Wiring工作表。
(2)在右面的窗口,Objects一栏下的Toot设计对象上单击右键并从下拉菜单中选择Create→Electrical Cset命令。进入Critical,单击OK按钮。
(3)在Objects一栏下单击root,然后单击右键选择Expand命令。展开的列表显示了新规则设置的名称,电气约束集(ECS)在root设计中被命名为CRITICAL。
3.走线规则和阻抗规则的设置
(1)设置走线规则。单击Verify Schedule区域,并选择Yes选项,如图5-1-5所示。
(2)单击Schedule区域选择Source-load Daisy-chain,单击Stub Length区域输入150,单击Max Via Count区域输入4,如图5-1-6所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0072-03.jpg?sign=1739296928-JIJYdicROfWRdlOscOE3eSI6bRHbDRDs-0-8d9566194b49490bc7b1ca5866431d34)
图5-1-5 Verify Schedule区域
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0072-04.jpg?sign=1739296928-Vbx9vIW3Cu2xBLtEzDuF8XcRsMqq8p1w-0-88c8b409891f14e45bb3b17b90ded4b0)
图5-1-6 设置参数
(3)单击Max Parallel区域,弹出Parallel Segments对话框,如图5-1-7所示。在Length区域输入1200,在Distance区域输入5,单击OK按钮。
(4)设置阻抗规则。选择Electrical Constraint Set→Routing→Impedance工作表,阻抗参量表显示在右面窗口,如图5-1-8所示。
(5)单击Target区域输入65,单击Tolerance(允许匹配的偏差值)区域输入10%。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0073-01.jpg?sign=1739296928-A1jokc07PnTEsyeI1Adu3B3z5GdzU7kO-0-329f07a12c28455d888b80f606f8c87e)
图5-1-7 Parallel Segments对话框
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0073-02.jpg?sign=1739296928-rqtOQ64BJtGci9j4zV10MosRdwVFrbYG-0-69aaa5f40da07fd743fdb3ab5d0c00b0)
图5-1-8 设置阻抗参量
4.延迟规则设置
(1)选择Electrical Constraint Set→Routing→Min/Max Propagation Delays工作表。
(2)在Min Delay和Max Delay栏下,确保Delay Unit的设置为mil,如图5-1-9所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0073-03.jpg?sign=1739296928-mddKsRu6N8ObYy6NvuJbbySZrGXAzstM-0-b9b89a52584cb317de578868a29aa583)
图5-1-9 设置Delay Unit为mil
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0073-04.jpg?sign=1739296928-Tr0LxZ0PfOBO1qE6t7l73HBNCunc8GJi-0-9b75295f83f8f16bef3a94d9332ac3cc)
图5-1-10 设置Min/Max Delay
(3)在Min Delay区域输入2000,在Max Delay区域输入4500,如图5-1-10所示。
(4)在约束管理器中,选择File→Save命令,规则集被保存在root设计的约束视图里。
(5)在左边窗口,单击Wiring、Impedance和Min/Max Propagation Delay工作表,查看每个工作表右边窗口包含的内容。
5.分配信号
(1)在左边窗口,选择Net→Routing→Wiring工作表,设计中的所有网络和规则都被列在右边的窗口。
(2)选择右边的窗口,在Objects栏定位VD总线(所有的线路都被列出来,总线列在最顶部),右击VD总线对象并从下拉菜单中选择Constraint Set References命令。
(3)在约束集下拖动下拉选项到CRITICAL并单击OK按钮,如图5-1-11所示。
(4)关闭Electrical CSet Apply Information窗口。注意到Referenced Electrical CSet一栏显示了总线规则设置的名称(CRITICAL),如图5-1-12所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0073-05.jpg?sign=1739296928-3mF12gxXr8fktheeTQDKYH4cpmZXMt0d-0-cb8028a9b694ea25e7216d9cbdcb68ba)
图5-1-11 Electrical CSet References对话框
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0073-06.jpg?sign=1739296928-bwyqV8T58fnHPA389uFI8RiOI3Vbc987-0-538f0ec8570c1db68bc20fc395fc788d)
图5-1-12 VD的设置规则
(5)在Objects一栏,扩展VD总线查看单独网络。
(6)在左边的框图中,单击Net→Routing→Impedance工作表,展开VD总线,CRITICAL阻抗规则被自动存储。
(7)在左边的框图中,单击Net→Routing→Min/Max Propagation Delays工作表并检查VD总线的延迟规则。
(8)在Constraint Manager窗口,选择File→Save命令,保存设置。